# NOTE: Assertions have been autogenerated by utils/update_mca_test_checks.py # RUN: llvm-mca -mtriple=riscv64 -mcpu=andes-ax45mpv -iterations=1 -instruction-tables=full < %s | FileCheck %s # Mask operations vsetvli x28, x0, e8, mf2, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vmand.mm v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vmnand.mm v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vmandn.mm v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vmxor.mm v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vmor.mm v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vmnor.mm v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vmorn.mm v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vmxnor.mm v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e8, mf4, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e8, mf8, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e8, m1, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e8, m2, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e8, m4, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e8, m8, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e16, m1, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e16, m2, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e16, m4, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e16, m8, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e32, m1, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e32, m2, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e32, m4, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e32, m8, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e64, m1, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e64, m2, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e64, m4, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e64, m8, tu, mu vmsbf.m v8, v16 vsetvli x28, x0, e8, mf2, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e8, mf4, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e8, mf8, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e8, m1, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e8, m2, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e8, m4, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e8, m8, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e16, m1, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e16, m2, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e16, m4, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e16, m8, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e32, m1, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e32, m2, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e32, m4, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e32, m8, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e64, m1, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e64, m2, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e64, m4, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e64, m8, tu, mu vmsif.m v8, v16 vsetvli x28, x0, e8, mf2, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e8, mf4, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e8, mf8, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e8, m1, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e8, m2, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e8, m4, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e8, m8, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e16, m1, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e16, m2, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e16, m4, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e16, m8, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e32, m1, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e32, m2, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e32, m4, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e32, m8, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e64, m1, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e64, m2, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e64, m4, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e64, m8, tu, mu vmsof.m v8, v16 vsetvli x28, x0, e8, mf2, tu, mu vid.v v8 vsetvli x28, x0, e8, mf4, tu, mu vid.v v8 vsetvli x28, x0, e8, mf8, tu, mu vid.v v8 vsetvli x28, x0, e8, m1, tu, mu vid.v v8 vsetvli x28, x0, e8, m2, tu, mu vid.v v8 vsetvli x28, x0, e8, m4, tu, mu vid.v v8 vsetvli x28, x0, e8, m8, tu, mu vid.v v8 vsetvli x28, x0, e16, mf2, tu, mu vid.v v8 vsetvli x28, x0, e16, mf4, tu, mu vid.v v8 vsetvli x28, x0, e16, m1, tu, mu vid.v v8 vsetvli x28, x0, e16, m2, tu, mu vid.v v8 vsetvli x28, x0, e16, m4, tu, mu vid.v v8 vsetvli x28, x0, e16, m8, tu, mu vid.v v8 vsetvli x28, x0, e32, mf2, tu, mu vid.v v8 vsetvli x28, x0, e32, m1, tu, mu vid.v v8 vsetvli x28, x0, e32, m2, tu, mu vid.v v8 vsetvli x28, x0, e32, m4, tu, mu vid.v v8 vsetvli x28, x0, e32, m8, tu, mu vid.v v8 vsetvli x28, x0, e64, m1, tu, mu vid.v v8 vsetvli x28, x0, e64, m2, tu, mu vid.v v8 vsetvli x28, x0, e64, m4, tu, mu vid.v v8 vsetvli x28, x0, e64, m8, tu, mu vid.v v8 vsetvli x28, x0, e8, mf2, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e8, mf4, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e8, mf8, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e8, m1, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e8, m2, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e8, m4, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e8, m8, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e16, mf2, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e16, mf4, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e16, m1, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e16, m2, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e16, m4, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e16, m8, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e32, mf2, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e32, m1, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e32, m2, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e32, m4, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e32, m8, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e64, m1, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e64, m2, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e64, m4, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e64, m8, tu, mu vcpop.m x8, v8 vsetvli x28, x0, e16, mf2, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e16, mf4, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e16, m1, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e16, m2, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e16, m4, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e16, m8, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e32, mf2, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e32, m1, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e32, m2, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e32, m4, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e32, m8, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e64, m1, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e64, m2, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e64, m4, tu, mu vfirst.m x8, v8 vsetvli x28, x0, e64, m8, tu, mu vfirst.m x8, v8 # CHECK: Resources: # CHECK-NEXT: [0] - Andes45ALU:2 # CHECK-NEXT: [1] - Andes45CSR:1 # CHECK-NEXT: [2] - Andes45FDIV:1 # CHECK-NEXT: [3] - Andes45FMAC:1 # CHECK-NEXT: [4] - Andes45FMISC:1 # CHECK-NEXT: [5] - Andes45FMV:1 # CHECK-NEXT: [6] - Andes45LSU:1 # CHECK-NEXT: [7] - Andes45MDU:1 # CHECK-NEXT: [8] - Andes45VALU:1 # CHECK-NEXT: [9] - Andes45VDIV:1 # CHECK-NEXT: [10] - Andes45VFDIV:1 # CHECK-NEXT: [11] - Andes45VFMIS:1 # CHECK-NEXT: [12] - Andes45VLSU:1 # CHECK-NEXT: [13] - Andes45VMAC:1 # CHECK-NEXT: [14] - Andes45VMASK:1 # CHECK-NEXT: [15] - Andes45VPERMUT:1 # CHECK: Instruction Info: # CHECK-NEXT: [1]: #uOps # CHECK-NEXT: [2]: Latency # CHECK-NEXT: [3]: RThroughput # CHECK-NEXT: [4]: MayLoad # CHECK-NEXT: [5]: MayStore # CHECK-NEXT: [6]: HasSideEffects (U) # CHECK-NEXT: [7]: Bypass Latency # CHECK-NEXT: [8]: Resources ( | [] | [,