# NOTE: Assertions have been autogenerated by utils/update_mca_test_checks.py # RUN: llvm-mca -mtriple=riscv64 -mcpu=tt-ascalon-x -instruction-tables=full -iterations=1 < %s | FileCheck %s vsetvli zero, zero, e8, mf8, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e8, mf4, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e8, mf2, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e8, m1, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e8, m1, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e8, m2, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e8, m4, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e8, m8, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e16, mf8, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e16, mf4, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e16, mf2, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e16, m1, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e16, m1, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e16, m2, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e16, m4, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e16, m8, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e32, mf8, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e32, mf4, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e32, mf2, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e32, m1, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e32, m1, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e32, m2, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e32, m4, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e32, m8, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e64, mf8, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e64, mf4, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e64, mf2, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e64, m1, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e64, m1, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e64, m2, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e64, m4, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e64, m8, tu, mu vmv1r.v v8, v16 vsetvli zero, zero, e8, mf8, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e8, mf4, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e8, mf2, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e8, m1, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e8, m1, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e8, m2, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e8, m4, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e8, m8, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e16, mf8, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e16, mf4, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e16, mf2, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e16, m1, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e16, m1, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e16, m2, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e16, m4, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e16, m8, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e32, mf8, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e32, mf4, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e32, mf2, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e32, m1, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e32, m1, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e32, m2, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e32, m4, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e32, m8, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e64, mf8, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e64, mf4, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e64, mf2, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e64, m1, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e64, m1, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e64, m2, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e64, m4, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e64, m8, tu, mu vmv2r.v v8, v16 vsetvli zero, zero, e8, mf8, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e8, mf4, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e8, mf2, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e8, m1, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e8, m1, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e8, m2, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e8, m4, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e8, m8, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e16, mf8, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e16, mf4, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e16, mf2, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e16, m1, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e16, m1, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e16, m2, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e16, m4, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e16, m8, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e32, mf8, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e32, mf4, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e32, mf2, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e32, m1, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e32, m1, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e32, m2, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e32, m4, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e32, m8, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e64, mf8, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e64, mf4, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e64, mf2, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e64, m1, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e64, m1, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e64, m2, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e64, m4, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e64, m8, tu, mu vmv4r.v v8, v16 vsetvli zero, zero, e8, mf8, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e8, mf4, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e8, mf2, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e8, m1, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e8, m1, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e8, m2, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e8, m4, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e8, m8, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e16, mf8, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e16, mf4, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e16, mf2, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e16, m1, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e16, m1, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e16, m2, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e16, m4, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e16, m8, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e32, mf8, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e32, mf4, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e32, mf2, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e32, m1, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e32, m1, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e32, m2, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e32, m4, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e32, m8, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e64, mf8, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e64, mf4, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e64, mf2, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e64, m1, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e64, m1, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e64, m2, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e64, m4, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e64, m8, tu, mu vmv8r.v v8, v16 vsetvli zero, zero, e64, m1, tu, mu vmv.s.x v8, x5 vmv.x.s x7, v16 vsetvli zero, zero, e64, m2, tu, mu vmv.s.x v8, x5 vmv.x.s x7, v16 vsetvli zero, zero, e64, m4, tu, mu vmv.s.x v8, x5 vmv.x.s x7, v16 vsetvli zero, zero, e64, m8, tu, mu vmv.s.x v8, x5 vmv.x.s x7, v16 vsetvli zero, zero, e64, m1, tu, mu vfmv.s.f v8, f5 vfmv.f.s f7, v16 vsetvli zero, zero, e64, m2, tu, mu vfmv.s.f v8, f5 vfmv.f.s f7, v16 vsetvli zero, zero, e64, m4, tu, mu vfmv.s.f v8, f5 vfmv.f.s f7, v16 vsetvli zero, zero, e64, m8, tu, mu vfmv.s.f v8, f5 vfmv.f.s f7, v16 # CHECK: Resources: # CHECK-NEXT: [0] - AscalonFP:2 AscalonFPA, AscalonFPB # CHECK-NEXT: [1] - AscalonFPA:1 # CHECK-NEXT: [2] - AscalonFPB:1 # CHECK-NEXT: [3] - AscalonFX:6 AscalonFXA, AscalonFXB, AscalonFXC, AscalonFXC, AscalonFXD, AscalonFXD # CHECK-NEXT: [4] - AscalonFXA:1 # CHECK-NEXT: [5] - AscalonFXB:1 # CHECK-NEXT: [6] - AscalonFXC:2 # CHECK-NEXT: [7] - AscalonFXD:2 # CHECK-NEXT: [8] - AscalonLS:3 # CHECK-NEXT: [9] - AscalonV:2 AscalonVA, AscalonVB # CHECK-NEXT: [10] - AscalonVA:1 # CHECK-NEXT: [11] - AscalonVB:1 # CHECK: Instruction Info: # CHECK-NEXT: [1]: #uOps # CHECK-NEXT: [2]: Latency # CHECK-NEXT: [3]: RThroughput # CHECK-NEXT: [4]: MayLoad # CHECK-NEXT: [5]: MayStore # CHECK-NEXT: [6]: HasSideEffects (U) # CHECK-NEXT: [7]: Bypass Latency # CHECK-NEXT: [8]: Resources ( | [] | [,