derek.holloway
7502bf64a4
CodeQL / Analyze (actions) (push) Canceled after 0s
CodeQL / Analyze (python) (push) Canceled after 0s
pre-commit / pre-commit (push) Canceled after 0s
Multi-Arch CI / setup (push) Canceled after 0s
Publish build_manylinux_x86_64 images / publish_build_manylinux_x86_64 (push) Canceled after 0s
Setup (Multi-Arch) / setup (push) Canceled after 0s
Multi-Arch CI / Linux::${{ fromJSON(needs.setup.outputs.linux_build_config || '{}').build_variant_label || 'skip' }} (push) Canceled after 0s
Publish TheRock Docker image / build-and-push-image (push) Canceled after 0s
Publish no_rocm_image_ubi10 image / publish_no_rocm_image_ubi10 (push) Canceled after 0s
Multi-Arch CI / Windows::${{ fromJSON(needs.setup.outputs.windows_build_config || '{}').build_variant_label || 'skip' }} (push) Canceled after 0s
Publish TheRock Docker image / build-and-push-image (push) Canceled after 0s
Multi-Arch CI / Manifest Diff (push) Canceled after 0s
TheRock Manifest Diff Report / Generate Manifest Diff Report (push) Canceled after 0s
Multi-Arch CI / CI Summary (push) Canceled after 0s
Publish no_rocm_image_ubuntu24_04 images / publish_no_rocm_image_ubuntu24_04 (push) Canceled after 0s
Publish no_rocm_image_ubuntu24_04_ocl_rt images / publish_no_rocm_image_ubuntu24_04_ocl_rt (push) Canceled after 0s
Publish TheRock Docker image / build-and-push-image (push) Canceled after 0s
Publish TheRock Docker image / build-and-push-image (push) Canceled after 0s
Publish no_rocm_image_ubuntu24_04 images / publish_no_rocm_image_ubuntu24_04_rocgdb (push) Canceled after 0s
Publish no_rocm_image_ubuntu24_04_rocgdb images / publish_no_rocm_image_ubuntu24_04_rocgdb (push) Canceled after 0s
Publish no_rocm_image_ubuntu24_04 images / publish_no_rocm_image_ubuntu24_04_ocl_rt (push) Canceled after 0s
Publish TheRock Docker image / build-and-push-image (push) Canceled after 0s
Unit Tests / Unit Tests :: ubuntu-24.04 (push) Canceled after 0s
Unit Tests / Unit Tests :: windows-2022 (push) Canceled after 0s
Publish no_rocm_image_ubuntu24_04 images / publish_no_rocm_image_ubuntu24_04_media (push) Canceled after 0s
Unit Tests / Unit Tests Summary (push) Canceled after 0s
Publish no_rocm_image_ubuntu24_04 images / publish_no_rocm_image_ubuntu24_04_openmpi (push) Canceled after 0s
960 lines
35 KiB
LLVM
960 lines
35 KiB
LLVM
; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
|
|
; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr=+v,+zvfh,+zvfbfmin,+experimental-zvzip \
|
|
; RUN: -verify-machineinstrs | FileCheck %s --check-prefixes=CHECK,RV32
|
|
; RUN: sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr=+v,+zvfh,+zvfbfmin,+experimental-zvzip \
|
|
; RUN: -verify-machineinstrs | FileCheck %s --check-prefixes=CHECK,RV64
|
|
|
|
define <vscale x 1 x i8> @test_vunzipo_i8mf8(<vscale x 1 x i8> %passthru, <vscale x 2 x i8> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i8mf8:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, mf8, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 1 x i8> @llvm.riscv.vunzipo(
|
|
<vscale x 1 x i8> %passthru,
|
|
<vscale x 2 x i8> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 1 x i8> %a
|
|
}
|
|
|
|
define <vscale x 1 x i8> @test_vunzipo_mask_i8mf8(<vscale x 1 x i8> %passthru, <vscale x 2 x i8> %arg1, <vscale x 1 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i8mf8:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, mf8, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 1 x i8> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 1 x i8> %passthru,
|
|
<vscale x 2 x i8> %arg1,
|
|
<vscale x 1 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 1 x i8> %a
|
|
}
|
|
|
|
define <vscale x 2 x i8> @test_vunzipo_i8mf4(<vscale x 2 x i8> %passthru, <vscale x 4 x i8> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i8mf4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, mf4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 2 x i8> @llvm.riscv.vunzipo(
|
|
<vscale x 2 x i8> %passthru,
|
|
<vscale x 4 x i8> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 2 x i8> %a
|
|
}
|
|
|
|
define <vscale x 2 x i8> @test_vunzipo_mask_i8mf4(<vscale x 2 x i8> %passthru, <vscale x 4 x i8> %arg1, <vscale x 2 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i8mf4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, mf4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 2 x i8> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 2 x i8> %passthru,
|
|
<vscale x 4 x i8> %arg1,
|
|
<vscale x 2 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 2 x i8> %a
|
|
}
|
|
|
|
define <vscale x 4 x i8> @test_vunzipo_i8mf2(<vscale x 4 x i8> %passthru, <vscale x 8 x i8> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i8mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, mf2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 4 x i8> @llvm.riscv.vunzipo(
|
|
<vscale x 4 x i8> %passthru,
|
|
<vscale x 8 x i8> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 4 x i8> %a
|
|
}
|
|
|
|
define <vscale x 4 x i8> @test_vunzipo_mask_i8mf2(<vscale x 4 x i8> %passthru, <vscale x 8 x i8> %arg1, <vscale x 4 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i8mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, mf2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 4 x i8> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 4 x i8> %passthru,
|
|
<vscale x 8 x i8> %arg1,
|
|
<vscale x 4 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 4 x i8> %a
|
|
}
|
|
|
|
define <vscale x 8 x i8> @test_vunzipo_i8m1(<vscale x 8 x i8> %passthru, <vscale x 16 x i8> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i8m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, m1, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v10
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 8 x i8> @llvm.riscv.vunzipo(
|
|
<vscale x 8 x i8> %passthru,
|
|
<vscale x 16 x i8> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 8 x i8> %a
|
|
}
|
|
|
|
define <vscale x 8 x i8> @test_vunzipo_mask_i8m1(<vscale x 8 x i8> %passthru, <vscale x 16 x i8> %arg1, <vscale x 8 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i8m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, m1, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v10, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 8 x i8> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 8 x i8> %passthru,
|
|
<vscale x 16 x i8> %arg1,
|
|
<vscale x 8 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 8 x i8> %a
|
|
}
|
|
|
|
define <vscale x 16 x i8> @test_vunzipo_i8m2(<vscale x 16 x i8> %passthru, <vscale x 32 x i8> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i8m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, m2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v12
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 16 x i8> @llvm.riscv.vunzipo(
|
|
<vscale x 16 x i8> %passthru,
|
|
<vscale x 32 x i8> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 16 x i8> %a
|
|
}
|
|
|
|
define <vscale x 16 x i8> @test_vunzipo_mask_i8m2(<vscale x 16 x i8> %passthru, <vscale x 32 x i8> %arg1, <vscale x 16 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i8m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, m2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v12, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 16 x i8> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 16 x i8> %passthru,
|
|
<vscale x 32 x i8> %arg1,
|
|
<vscale x 16 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 16 x i8> %a
|
|
}
|
|
|
|
define <vscale x 32 x i8> @test_vunzipo_i8m4(<vscale x 32 x i8> %passthru, <vscale x 64 x i8> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i8m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, m4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v16
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 32 x i8> @llvm.riscv.vunzipo(
|
|
<vscale x 32 x i8> %passthru,
|
|
<vscale x 64 x i8> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 32 x i8> %a
|
|
}
|
|
|
|
define <vscale x 32 x i8> @test_vunzipo_mask_i8m4(<vscale x 32 x i8> %passthru, <vscale x 64 x i8> %arg1, <vscale x 32 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i8m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e8, m4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v16, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 32 x i8> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 32 x i8> %passthru,
|
|
<vscale x 64 x i8> %arg1,
|
|
<vscale x 32 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 32 x i8> %a
|
|
}
|
|
|
|
define <vscale x 1 x i16> @test_vunzipo_i16mf4(<vscale x 1 x i16> %passthru, <vscale x 2 x i16> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i16mf4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 1 x i16> @llvm.riscv.vunzipo(
|
|
<vscale x 1 x i16> %passthru,
|
|
<vscale x 2 x i16> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 1 x i16> %a
|
|
}
|
|
|
|
define <vscale x 1 x i16> @test_vunzipo_mask_i16mf4(<vscale x 1 x i16> %passthru, <vscale x 2 x i16> %arg1, <vscale x 1 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i16mf4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 1 x i16> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 1 x i16> %passthru,
|
|
<vscale x 2 x i16> %arg1,
|
|
<vscale x 1 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 1 x i16> %a
|
|
}
|
|
|
|
define <vscale x 2 x i16> @test_vunzipo_i16mf2(<vscale x 2 x i16> %passthru, <vscale x 4 x i16> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i16mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 2 x i16> @llvm.riscv.vunzipo(
|
|
<vscale x 2 x i16> %passthru,
|
|
<vscale x 4 x i16> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 2 x i16> %a
|
|
}
|
|
|
|
define <vscale x 2 x i16> @test_vunzipo_mask_i16mf2(<vscale x 2 x i16> %passthru, <vscale x 4 x i16> %arg1, <vscale x 2 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i16mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 2 x i16> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 2 x i16> %passthru,
|
|
<vscale x 4 x i16> %arg1,
|
|
<vscale x 2 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 2 x i16> %a
|
|
}
|
|
|
|
define <vscale x 4 x i16> @test_vunzipo_i16m1(<vscale x 4 x i16> %passthru, <vscale x 8 x i16> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i16m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m1, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v10
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 4 x i16> @llvm.riscv.vunzipo(
|
|
<vscale x 4 x i16> %passthru,
|
|
<vscale x 8 x i16> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 4 x i16> %a
|
|
}
|
|
|
|
define <vscale x 4 x i16> @test_vunzipo_mask_i16m1(<vscale x 4 x i16> %passthru, <vscale x 8 x i16> %arg1, <vscale x 4 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i16m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m1, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v10, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 4 x i16> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 4 x i16> %passthru,
|
|
<vscale x 8 x i16> %arg1,
|
|
<vscale x 4 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 4 x i16> %a
|
|
}
|
|
|
|
define <vscale x 8 x i16> @test_vunzipo_i16m2(<vscale x 8 x i16> %passthru, <vscale x 16 x i16> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i16m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v12
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 8 x i16> @llvm.riscv.vunzipo(
|
|
<vscale x 8 x i16> %passthru,
|
|
<vscale x 16 x i16> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 8 x i16> %a
|
|
}
|
|
|
|
define <vscale x 8 x i16> @test_vunzipo_mask_i16m2(<vscale x 8 x i16> %passthru, <vscale x 16 x i16> %arg1, <vscale x 8 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i16m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v12, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 8 x i16> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 8 x i16> %passthru,
|
|
<vscale x 16 x i16> %arg1,
|
|
<vscale x 8 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 8 x i16> %a
|
|
}
|
|
|
|
define <vscale x 16 x i16> @test_vunzipo_i16m4(<vscale x 16 x i16> %passthru, <vscale x 32 x i16> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i16m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v16
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 16 x i16> @llvm.riscv.vunzipo(
|
|
<vscale x 16 x i16> %passthru,
|
|
<vscale x 32 x i16> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 16 x i16> %a
|
|
}
|
|
|
|
define <vscale x 16 x i16> @test_vunzipo_mask_i16m4(<vscale x 16 x i16> %passthru, <vscale x 32 x i16> %arg1, <vscale x 16 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i16m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v16, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 16 x i16> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 16 x i16> %passthru,
|
|
<vscale x 32 x i16> %arg1,
|
|
<vscale x 16 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 16 x i16> %a
|
|
}
|
|
|
|
define <vscale x 1 x i32> @test_vunzipo_i32mf2(<vscale x 1 x i32> %passthru, <vscale x 2 x i32> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i32mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, mf2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 1 x i32> @llvm.riscv.vunzipo(
|
|
<vscale x 1 x i32> %passthru,
|
|
<vscale x 2 x i32> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 1 x i32> %a
|
|
}
|
|
|
|
define <vscale x 1 x i32> @test_vunzipo_mask_i32mf2(<vscale x 1 x i32> %passthru, <vscale x 2 x i32> %arg1, <vscale x 1 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i32mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, mf2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 1 x i32> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 1 x i32> %passthru,
|
|
<vscale x 2 x i32> %arg1,
|
|
<vscale x 1 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 1 x i32> %a
|
|
}
|
|
|
|
define <vscale x 2 x i32> @test_vunzipo_i32m1(<vscale x 2 x i32> %passthru, <vscale x 4 x i32> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i32m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m1, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v10
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 2 x i32> @llvm.riscv.vunzipo(
|
|
<vscale x 2 x i32> %passthru,
|
|
<vscale x 4 x i32> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 2 x i32> %a
|
|
}
|
|
|
|
define <vscale x 2 x i32> @test_vunzipo_mask_i32m1(<vscale x 2 x i32> %passthru, <vscale x 4 x i32> %arg1, <vscale x 2 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i32m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m1, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v10, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 2 x i32> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 2 x i32> %passthru,
|
|
<vscale x 4 x i32> %arg1,
|
|
<vscale x 2 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 2 x i32> %a
|
|
}
|
|
|
|
define <vscale x 4 x i32> @test_vunzipo_i32m2(<vscale x 4 x i32> %passthru, <vscale x 8 x i32> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i32m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v12
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 4 x i32> @llvm.riscv.vunzipo(
|
|
<vscale x 4 x i32> %passthru,
|
|
<vscale x 8 x i32> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 4 x i32> %a
|
|
}
|
|
|
|
define <vscale x 4 x i32> @test_vunzipo_mask_i32m2(<vscale x 4 x i32> %passthru, <vscale x 8 x i32> %arg1, <vscale x 4 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i32m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v12, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 4 x i32> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 4 x i32> %passthru,
|
|
<vscale x 8 x i32> %arg1,
|
|
<vscale x 4 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 4 x i32> %a
|
|
}
|
|
|
|
define <vscale x 8 x i32> @test_vunzipo_i32m4(<vscale x 8 x i32> %passthru, <vscale x 16 x i32> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i32m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v16
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 8 x i32> @llvm.riscv.vunzipo(
|
|
<vscale x 8 x i32> %passthru,
|
|
<vscale x 16 x i32> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 8 x i32> %a
|
|
}
|
|
|
|
define <vscale x 8 x i32> @test_vunzipo_mask_i32m4(<vscale x 8 x i32> %passthru, <vscale x 16 x i32> %arg1, <vscale x 8 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i32m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v16, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 8 x i32> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 8 x i32> %passthru,
|
|
<vscale x 16 x i32> %arg1,
|
|
<vscale x 8 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 8 x i32> %a
|
|
}
|
|
|
|
define <vscale x 1 x i64> @test_vunzipo_i64m1(<vscale x 1 x i64> %passthru, <vscale x 2 x i64> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i64m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m1, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v10
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 1 x i64> @llvm.riscv.vunzipo(
|
|
<vscale x 1 x i64> %passthru,
|
|
<vscale x 2 x i64> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 1 x i64> %a
|
|
}
|
|
|
|
define <vscale x 1 x i64> @test_vunzipo_mask_i64m1(<vscale x 1 x i64> %passthru, <vscale x 2 x i64> %arg1, <vscale x 1 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i64m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m1, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v10, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 1 x i64> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 1 x i64> %passthru,
|
|
<vscale x 2 x i64> %arg1,
|
|
<vscale x 1 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 1 x i64> %a
|
|
}
|
|
|
|
define <vscale x 2 x i64> @test_vunzipo_i64m2(<vscale x 2 x i64> %passthru, <vscale x 4 x i64> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i64m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v12
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 2 x i64> @llvm.riscv.vunzipo(
|
|
<vscale x 2 x i64> %passthru,
|
|
<vscale x 4 x i64> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 2 x i64> %a
|
|
}
|
|
|
|
define <vscale x 2 x i64> @test_vunzipo_mask_i64m2(<vscale x 2 x i64> %passthru, <vscale x 4 x i64> %arg1, <vscale x 2 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i64m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v12, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 2 x i64> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 2 x i64> %passthru,
|
|
<vscale x 4 x i64> %arg1,
|
|
<vscale x 2 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 2 x i64> %a
|
|
}
|
|
|
|
define <vscale x 4 x i64> @test_vunzipo_i64m4(<vscale x 4 x i64> %passthru, <vscale x 8 x i64> %arg1, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_i64m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v16
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 4 x i64> @llvm.riscv.vunzipo(
|
|
<vscale x 4 x i64> %passthru,
|
|
<vscale x 8 x i64> %arg1,
|
|
iXLen %vl)
|
|
ret <vscale x 4 x i64> %a
|
|
}
|
|
|
|
define <vscale x 4 x i64> @test_vunzipo_mask_i64m4(<vscale x 4 x i64> %passthru, <vscale x 8 x i64> %arg1, <vscale x 4 x i1> %mask, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_i64m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v16, v0.t
|
|
; CHECK-NEXT: ret
|
|
%a = call <vscale x 4 x i64> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 4 x i64> %passthru,
|
|
<vscale x 8 x i64> %arg1,
|
|
<vscale x 4 x i1> %mask,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 4 x i64> %a
|
|
}
|
|
|
|
; Floating-point types
|
|
|
|
; f16
|
|
define <vscale x 1 x half> @test_vunzipo_f16mf4(<vscale x 1 x half> %passthru, <vscale x 2 x half> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f16mf4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 1 x half> @llvm.riscv.vunzipo(
|
|
<vscale x 1 x half> %passthru,
|
|
<vscale x 2 x half> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 1 x half> %r
|
|
}
|
|
|
|
define <vscale x 1 x half> @test_vunzipo_mask_f16mf4(<vscale x 1 x half> %passthru, <vscale x 2 x half> %src, <vscale x 1 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f16mf4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 1 x half> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 1 x half> %passthru,
|
|
<vscale x 2 x half> %src,
|
|
<vscale x 1 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 1 x half> %r
|
|
}
|
|
|
|
define <vscale x 2 x half> @test_vunzipo_f16mf2(<vscale x 2 x half> %passthru, <vscale x 4 x half> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f16mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 2 x half> @llvm.riscv.vunzipo(
|
|
<vscale x 2 x half> %passthru,
|
|
<vscale x 4 x half> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 2 x half> %r
|
|
}
|
|
|
|
define <vscale x 2 x half> @test_vunzipo_mask_f16mf2(<vscale x 2 x half> %passthru, <vscale x 4 x half> %src, <vscale x 2 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f16mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 2 x half> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 2 x half> %passthru,
|
|
<vscale x 4 x half> %src,
|
|
<vscale x 2 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 2 x half> %r
|
|
}
|
|
|
|
define <vscale x 4 x half> @test_vunzipo_f16m1(<vscale x 4 x half> %passthru, <vscale x 8 x half> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f16m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m1, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v10
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 4 x half> @llvm.riscv.vunzipo(
|
|
<vscale x 4 x half> %passthru,
|
|
<vscale x 8 x half> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 4 x half> %r
|
|
}
|
|
|
|
define <vscale x 4 x half> @test_vunzipo_mask_f16m1(<vscale x 4 x half> %passthru, <vscale x 8 x half> %src, <vscale x 4 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f16m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m1, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v10, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 4 x half> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 4 x half> %passthru,
|
|
<vscale x 8 x half> %src,
|
|
<vscale x 4 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 4 x half> %r
|
|
}
|
|
|
|
define <vscale x 8 x half> @test_vunzipo_f16m2(<vscale x 8 x half> %passthru, <vscale x 16 x half> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f16m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v12
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 8 x half> @llvm.riscv.vunzipo(
|
|
<vscale x 8 x half> %passthru,
|
|
<vscale x 16 x half> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 8 x half> %r
|
|
}
|
|
|
|
define <vscale x 8 x half> @test_vunzipo_mask_f16m2(<vscale x 8 x half> %passthru, <vscale x 16 x half> %src, <vscale x 8 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f16m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v12, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 8 x half> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 8 x half> %passthru,
|
|
<vscale x 16 x half> %src,
|
|
<vscale x 8 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 8 x half> %r
|
|
}
|
|
|
|
define <vscale x 16 x half> @test_vunzipo_f16m4(<vscale x 16 x half> %passthru, <vscale x 32 x half> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f16m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v16
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 16 x half> @llvm.riscv.vunzipo(
|
|
<vscale x 16 x half> %passthru,
|
|
<vscale x 32 x half> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 16 x half> %r
|
|
}
|
|
|
|
define <vscale x 16 x half> @test_vunzipo_mask_f16m4(<vscale x 16 x half> %passthru, <vscale x 32 x half> %src, <vscale x 16 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f16m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v16, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 16 x half> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 16 x half> %passthru,
|
|
<vscale x 32 x half> %src,
|
|
<vscale x 16 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 16 x half> %r
|
|
}
|
|
|
|
; bf16
|
|
define <vscale x 1 x bfloat> @test_vunzipo_bf16mf4(<vscale x 1 x bfloat> %passthru, <vscale x 2 x bfloat> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_bf16mf4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 1 x bfloat> @llvm.riscv.vunzipo(
|
|
<vscale x 1 x bfloat> %passthru,
|
|
<vscale x 2 x bfloat> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 1 x bfloat> %r
|
|
}
|
|
|
|
define <vscale x 1 x bfloat> @test_vunzipo_mask_bf16mf4(<vscale x 1 x bfloat> %passthru, <vscale x 2 x bfloat> %src, <vscale x 1 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_bf16mf4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 1 x bfloat> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 1 x bfloat> %passthru,
|
|
<vscale x 2 x bfloat> %src,
|
|
<vscale x 1 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 1 x bfloat> %r
|
|
}
|
|
|
|
define <vscale x 2 x bfloat> @test_vunzipo_bf16mf2(<vscale x 2 x bfloat> %passthru, <vscale x 4 x bfloat> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_bf16mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 2 x bfloat> @llvm.riscv.vunzipo(
|
|
<vscale x 2 x bfloat> %passthru,
|
|
<vscale x 4 x bfloat> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 2 x bfloat> %r
|
|
}
|
|
|
|
define <vscale x 2 x bfloat> @test_vunzipo_mask_bf16mf2(<vscale x 2 x bfloat> %passthru, <vscale x 4 x bfloat> %src, <vscale x 2 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_bf16mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, mf2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 2 x bfloat> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 2 x bfloat> %passthru,
|
|
<vscale x 4 x bfloat> %src,
|
|
<vscale x 2 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 2 x bfloat> %r
|
|
}
|
|
|
|
define <vscale x 4 x bfloat> @test_vunzipo_bf16m1(<vscale x 4 x bfloat> %passthru, <vscale x 8 x bfloat> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_bf16m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m1, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v10
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 4 x bfloat> @llvm.riscv.vunzipo(
|
|
<vscale x 4 x bfloat> %passthru,
|
|
<vscale x 8 x bfloat> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 4 x bfloat> %r
|
|
}
|
|
|
|
define <vscale x 4 x bfloat> @test_vunzipo_mask_bf16m1(<vscale x 4 x bfloat> %passthru, <vscale x 8 x bfloat> %src, <vscale x 4 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_bf16m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m1, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v10, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 4 x bfloat> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 4 x bfloat> %passthru,
|
|
<vscale x 8 x bfloat> %src,
|
|
<vscale x 4 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 4 x bfloat> %r
|
|
}
|
|
|
|
define <vscale x 8 x bfloat> @test_vunzipo_bf16m2(<vscale x 8 x bfloat> %passthru, <vscale x 16 x bfloat> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_bf16m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v12
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 8 x bfloat> @llvm.riscv.vunzipo(
|
|
<vscale x 8 x bfloat> %passthru,
|
|
<vscale x 16 x bfloat> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 8 x bfloat> %r
|
|
}
|
|
|
|
define <vscale x 8 x bfloat> @test_vunzipo_mask_bf16m2(<vscale x 8 x bfloat> %passthru, <vscale x 16 x bfloat> %src, <vscale x 8 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_bf16m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v12, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 8 x bfloat> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 8 x bfloat> %passthru,
|
|
<vscale x 16 x bfloat> %src,
|
|
<vscale x 8 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 8 x bfloat> %r
|
|
}
|
|
|
|
define <vscale x 16 x bfloat> @test_vunzipo_bf16m4(<vscale x 16 x bfloat> %passthru, <vscale x 32 x bfloat> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_bf16m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v16
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 16 x bfloat> @llvm.riscv.vunzipo(
|
|
<vscale x 16 x bfloat> %passthru,
|
|
<vscale x 32 x bfloat> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 16 x bfloat> %r
|
|
}
|
|
|
|
define <vscale x 16 x bfloat> @test_vunzipo_mask_bf16m4(<vscale x 16 x bfloat> %passthru, <vscale x 32 x bfloat> %src, <vscale x 16 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_bf16m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e16, m4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v16, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 16 x bfloat> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 16 x bfloat> %passthru,
|
|
<vscale x 32 x bfloat> %src,
|
|
<vscale x 16 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 16 x bfloat> %r
|
|
}
|
|
|
|
; f32
|
|
define <vscale x 1 x float> @test_vunzipo_f32mf2(<vscale x 1 x float> %passthru, <vscale x 2 x float> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f32mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, mf2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v9
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 1 x float> @llvm.riscv.vunzipo(
|
|
<vscale x 1 x float> %passthru,
|
|
<vscale x 2 x float> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 1 x float> %r
|
|
}
|
|
|
|
define <vscale x 1 x float> @test_vunzipo_mask_f32mf2(<vscale x 1 x float> %passthru, <vscale x 2 x float> %src, <vscale x 1 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f32mf2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, mf2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v9, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 1 x float> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 1 x float> %passthru,
|
|
<vscale x 2 x float> %src,
|
|
<vscale x 1 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 1 x float> %r
|
|
}
|
|
|
|
define <vscale x 2 x float> @test_vunzipo_f32m1(<vscale x 2 x float> %passthru, <vscale x 4 x float> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f32m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m1, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v10
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 2 x float> @llvm.riscv.vunzipo(
|
|
<vscale x 2 x float> %passthru,
|
|
<vscale x 4 x float> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 2 x float> %r
|
|
}
|
|
|
|
define <vscale x 2 x float> @test_vunzipo_mask_f32m1(<vscale x 2 x float> %passthru, <vscale x 4 x float> %src, <vscale x 2 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f32m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m1, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v10, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 2 x float> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 2 x float> %passthru,
|
|
<vscale x 4 x float> %src,
|
|
<vscale x 2 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 2 x float> %r
|
|
}
|
|
|
|
define <vscale x 4 x float> @test_vunzipo_f32m2(<vscale x 4 x float> %passthru, <vscale x 8 x float> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f32m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v12
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 4 x float> @llvm.riscv.vunzipo(
|
|
<vscale x 4 x float> %passthru,
|
|
<vscale x 8 x float> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 4 x float> %r
|
|
}
|
|
|
|
define <vscale x 4 x float> @test_vunzipo_mask_f32m2(<vscale x 4 x float> %passthru, <vscale x 8 x float> %src, <vscale x 4 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f32m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v12, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 4 x float> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 4 x float> %passthru,
|
|
<vscale x 8 x float> %src,
|
|
<vscale x 4 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 4 x float> %r
|
|
}
|
|
|
|
define <vscale x 8 x float> @test_vunzipo_f32m4(<vscale x 8 x float> %passthru, <vscale x 16 x float> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f32m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v16
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 8 x float> @llvm.riscv.vunzipo(
|
|
<vscale x 8 x float> %passthru,
|
|
<vscale x 16 x float> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 8 x float> %r
|
|
}
|
|
|
|
define <vscale x 8 x float> @test_vunzipo_mask_f32m4(<vscale x 8 x float> %passthru, <vscale x 16 x float> %src, <vscale x 8 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f32m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e32, m4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v16, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 8 x float> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 8 x float> %passthru,
|
|
<vscale x 16 x float> %src,
|
|
<vscale x 8 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 8 x float> %r
|
|
}
|
|
|
|
; f64
|
|
define <vscale x 1 x double> @test_vunzipo_f64m1(<vscale x 1 x double> %passthru, <vscale x 2 x double> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f64m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m1, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v10
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 1 x double> @llvm.riscv.vunzipo(
|
|
<vscale x 1 x double> %passthru,
|
|
<vscale x 2 x double> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 1 x double> %r
|
|
}
|
|
|
|
define <vscale x 1 x double> @test_vunzipo_mask_f64m1(<vscale x 1 x double> %passthru, <vscale x 2 x double> %src, <vscale x 1 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f64m1:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m1, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v10, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 1 x double> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 1 x double> %passthru,
|
|
<vscale x 2 x double> %src,
|
|
<vscale x 1 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 1 x double> %r
|
|
}
|
|
|
|
define <vscale x 2 x double> @test_vunzipo_f64m2(<vscale x 2 x double> %passthru, <vscale x 4 x double> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f64m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m2, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v12
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 2 x double> @llvm.riscv.vunzipo(
|
|
<vscale x 2 x double> %passthru,
|
|
<vscale x 4 x double> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 2 x double> %r
|
|
}
|
|
|
|
define <vscale x 2 x double> @test_vunzipo_mask_f64m2(<vscale x 2 x double> %passthru, <vscale x 4 x double> %src, <vscale x 2 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f64m2:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m2, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v12, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 2 x double> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 2 x double> %passthru,
|
|
<vscale x 4 x double> %src,
|
|
<vscale x 2 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 2 x double> %r
|
|
}
|
|
|
|
define <vscale x 4 x double> @test_vunzipo_f64m4(<vscale x 4 x double> %passthru, <vscale x 8 x double> %src, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_f64m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m4, tu, ma
|
|
; CHECK-NEXT: vunzipo.v v8, v16
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 4 x double> @llvm.riscv.vunzipo(
|
|
<vscale x 4 x double> %passthru,
|
|
<vscale x 8 x double> %src,
|
|
iXLen %vl)
|
|
ret <vscale x 4 x double> %r
|
|
}
|
|
|
|
define <vscale x 4 x double> @test_vunzipo_mask_f64m4(<vscale x 4 x double> %passthru, <vscale x 8 x double> %src, <vscale x 4 x i1> %m, iXLen %vl) nounwind {
|
|
; CHECK-LABEL: test_vunzipo_mask_f64m4:
|
|
; CHECK: # %bb.0:
|
|
; CHECK-NEXT: vsetvli zero, a0, e64, m4, ta, mu
|
|
; CHECK-NEXT: vunzipo.v v8, v16, v0.t
|
|
; CHECK-NEXT: ret
|
|
%r = call <vscale x 4 x double> @llvm.riscv.vunzipo.mask(
|
|
<vscale x 4 x double> %passthru,
|
|
<vscale x 8 x double> %src,
|
|
<vscale x 4 x i1> %m,
|
|
iXLen %vl, iXLen 1)
|
|
ret <vscale x 4 x double> %r
|
|
}
|
|
;; NOTE: These prefixes are unused and the list is autogenerated. Do not add tests below this line:
|
|
; RV32: {{.*}}
|
|
; RV64: {{.*}}
|